Курсовая работа ПТС иПЦУв СБ.

задания по предмету ПТС иПЦУв СБ.

Задание 15. АЛУ

· Входы:

· два числа от 0 до 255.

· задание операции: сумма, разность, логическое И, ИЛИ, исключающее ИЛИ, сдвиг (логический, арифметический, циклически + 2 направления для каждого; число разрядов для сдвига задаётся вторым вторым аргументом), установка бита (разряд задается вторым числом), сброс бита (разряд задается вторым числом).

· Выходы:

· результат операции

· перенос

· флаг Zero - выставляется когда результат операции равен 0.

Дополнительная литература

· описаны разные виды двоичных кодов и даны примеры построения преобразователей кодов:

· Бойт К. Цифровая электроника. – Техносфера, 2007, 472 с.

· Зубчук В. И. и др. Справочник по цифровой схемотехнике. – Приведены схемные реализации цифровых интегральных микросхем (ИМС) комбинационного (шифраторы, дешифраторы, преобразователи кодов, мультиплексоры, демуль-типлексоры, сумматоры, компараторы)

Вариант 1. Задание: Разработать Дешифратор N → 2N

и верифицировать параметризованную (через generic) VHDL-модель цифрового блока с использованием оператора generate.

1. Уточнить задание: определить имена (назначение) и разрядность входов/выходов, описать выполняемые функции (таблицей истинности или лог. выражениями).

2. Составить блок схему разрабатываемого цифрового блока.

3. Составить параметризованную структурную VHDL-модель, используя операторы generic и generate.

· Допускается использовать только типы std_logic и std_logic_vector для портов и сигналов.

· Размерность портов (векторов) должна задаваться через параметры generic, задаваемые в entity.

4. Составить «универсальную» тестирующую программу, проверяющую VHDL-модель блока на всех возможных входных наборах для заданной размерности блока.

· Размерность тестируемого блока задаётся через generic в entity тестбенча или константу в декларативной части архитектуры тесбенча.

5. Провести моделирование тестбенча для двух разных размерностей разрабатываемого блока.

· можно вместо проведения двух моделирований с разной размерностью блока "вставить" в тестбенч два разрабатываемых блока с разной размерностью и одновременно моделировать оба.

6. Составить отчет, включающий:

· Уточнённое задание.

· Описание функций цифрового блока в виде таблицы истинности или лог. выражений.

· Блок схему.

· VHDL модели цифрового блока и тестбенча.

· Временные диаграммы для моделирования тестбенча с двумя разными размерностями разрабатываемого блока.